时序约束在FPGA高速数字系统中的重要作用
小梅哥
资深工程师
+ 关注
时间 ( 星期二 )
8人 喜欢
...
344 人已观看
直播亮点：
1.实例讲解：时序约束对高速并行接口电路的工作影响
2.重点剖析：时序约束调试内容及所达效果
3.实际应用：在FPGA高速数字系统中重要作用
简介
在上一场直播之后，很多参与直播的网友都提问，表示对时序分析和时序约束的知识感兴趣，但是又存在一些很合理的疑问，比如怎样的系统才算是高速系统，时序约束的方法在实际应用中究竟能够起到怎样的效果，所以特安排本次直播进一步介绍。
本次直播容，将通过几个具体的实例，来演示时序约束对高速并行接口电路的工作情况的影响。通过这次直播，希望能让大家一定要重视时序约束的内容，在调试过程中，很多问题，可能并不是你的代码功能写的不对，而是接口时序没有满足要求。
嘉宾介绍
小梅哥
小梅哥，本名梅雪松，武汉芯路恒科技有限公司创始人，发烧友学院首批入驻讲师，聚丰众筹平台首个众筹项目发起人，电子发烧友论坛FPGA板块版主。
小梅哥主要进行FPGA、SOPC、SOC FPGA相关的视频课程讲解录制、文档教程编写、应用代码开发。热爱技术，以开发为乐趣，代表作有20讲《FPGA设计思想与验证方法》视频教程、60讲《2017年实地培训班实录》视频课程、70讲《小梅哥FPGA入门到实战特训》视频课程、17讲《小梅哥时序分析和时序约束实战》视频课程，编著有《FPGA自学笔记——设计与验证》、《SOC FPGA嵌入式设计和开发教程》两本出版书籍，并多次赴高校对师生进行FPGA、SOC FPGA技术的课程培训，其生动的授课风格受到了众多网友的喜爱。开发的全功能FPGA教学平台AC620长年稳居电商销售平台销量top1的位置。
直播提问
电子发烧友网
关注电子发烧友微信公众号，即时收听电子行业动态，抢先知晓半导体行业发生的最新事件。
温馨提示
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。 侵权投诉
工商网监
