UVM factory机制和override机制 – 2 和小结

课程介绍

UVM是Universal Verification Methodology的简称，即通用验证方法学。该课程讲解了用于设计验证的UVM验证方法学的基础知识，是学习UVM的入门课程，为以后深入学习UVM打下基础。通过在课程当中加入实例的方法来逐步的学习搭建UVM测试平台的每一个过程，真正的实现将知识点与实际的代码相结合，使得课程内容直观容易理解。通过对本课程的学习，可以胜任大部分的UVM验证平台的工作。

本课程能给您带来什么？

通过对本课程的学习，可以熟练搭建并使用UVM测试平台，并胜任大部分的UVM验证平台的工作。

适合人群：

本课程适合于从事芯片验证的学生和工程师

参加学习的学员应有一定的System Verilog语言基础

具有System Verilog验证方法学有一定基础的学员可以更轻松的学习该课程。

课程介绍系列课程课程评分

UVM factory机制和override机制 – 2 和小结该课程被包含在以下专栏中

SOC/ASIC/FPGA验证方法学4-UVM_factory机制

5.0 共4个课时· 44人已学习

￥25.00原价￥40.00

UVM factory机制和override机制 – 2 和小结专栏课程

章节概述和什么是factory机制和UVM factory机制的原理
5.044人已学习
￥12.50
使用UVM factory机制和两个注册宏
5.044人已学习
￥12.50
UVM factory机制和override机制 – 1
5.044人已学习
￥12.50
UVM factory机制和override机制 – 2 和小结
5.044人已学习
￥12.50

UVM factory机制和override机制 – 2 和小结推荐课程

UVM factory机制和override机制 – 2 和小结课程评论

课程评分

平均评分: 5.00个评分

详细评分

5星		0
4星		0
3星		0
2星		0
1星		0

UVM factory机制和override机制 – 2 和小结课程评论

关于讲师

William

资深IC验证工程师

10750 学员

E课网资深ic验证工程师，在专职成为集成电路培训讲师之前，从事SOC芯片验证工作五年以上。在SystemVerilog验证语言和UVM验证方法学领域，积累了丰富的工程经验。专业从事芯片设计培训2年以上，是一线工程经验丰富的集成电路培训讲师。 E课网隶属上海图元软件技术有限公司，是领先的集成电路设计在线教育网站，以就业和企业解决方案为导向。E课网致力于培养更多希望在IC设计领域谋求职业发展的人才，打造一个专业集成电路人才培训与学习服务平台。E课网专注于为集成电路、智能硬件和物联网产品等行业，提供专业人才服务、技术交流、技术咨询服务等。

UVM factory机制和override机制 – 2 和小结

UVM factory机制和override机制 – 2 和小结课程介绍

UVM factory机制和override机制 – 2 和小结该课程被包含在以下专栏中

SOC/ASIC/FPGA验证方法学4-UVM_factory机制

UVM factory机制和override机制 – 2 和小结专栏课程

章节概述和什么是factory机制和UVM factory机制的原理

使用UVM factory机制和两个注册宏

UVM factory机制和override机制 – 1

UVM factory机制和override机制 – 2 和小结

UVM factory机制和override机制 – 2 和小结推荐课程

数字集成电路设计系列8-Design For Test

数字集成电路设计系列3-数字IC设计

数字集成电路设计系列4-数字IC验证

数字集成电路设计系列2-Verilog硬件描述语言

数字集成电路设计系列1-数字电路设计透视

UVM factory机制和override机制 – 2 和小结课程评论

课程评分

UVM factory机制和override机制 – 2 和小结课程评论

UVM factory机制和override机制 – 2 和小结x

UVM factory机制和override机制 – 2 和小结