UVM field automation机制和小结该课程被包含在以下专栏中
SOC/ASIC/FPGA验证方法学5-UVM事务级建模
UVM field automation机制和小结专栏课程
章节概述和什么是事务级建模和事务是信息交互的基本单元
5.049人已学习¥10.00
从uvm_sequence_item扩展事务和受约束的随机事务
5.049人已学习¥10.00
UVM field automation机制和小结
5.049人已学习¥10.00
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
5.0时长 00:11:19· 49人已学习
讲师:William 资深IC验证工程师
UVM是Universal Verification Methodology的简称,即通用验证方法学。该课程讲解了用于设计验证的UVM验证方法学的基础知识,是学习UVM的入门课程,为以后深入学习UVM打下基础。通过在课程当中加入实例的方法来逐步的学习搭建UVM测试平台的每一个过程,真正的实现将知识点与实际的代码相结合,使得课程内容直观容易理解。通过对本课程的学习,可以胜任大部分的UVM验证平台的工作。
本课程能给您带来什么?
通过对本课程的学习,可以熟练搭建并使用UVM测试平台,并胜任大部分的UVM验证平台的工作。
适合人群:
本课程适合于从事芯片验证的学生和工程师
参加学习的学员应有一定的System Verilog语言基础
具有System Verilog验证方法学有一定基础的学员可以更轻松的学习该课程。
¥10.00
¥10.00
¥10.00
UVM field automation机制和小结课程评论
课程评分